alla flaggor
sid  ] [  experimental  ]
[ Källkod: yosys  ]

Paket: yosys-abc (0.33-5 och andra)

Länkar för yosys-abc

Screenshot

Debianresurser:

Hämta källkodspaketet yosys:

Ansvariga:

Externa resurser:

Liknande paket:

Sequential Logic Synthesis and Verification Algorithms

ABC is a system for synthesis and verification of binary sequential logic circuits appearing in synchronous hardware designs. It combines scalable logic optimization based on And-Inverter Graphs (AIGs), optimal-delay DAG-based technology mapping for look-up tables and standard cells, and innovative algorithms for sequential synthesis and verification.

This is a fork of berkeley-abc maintained by the YosysHQ team for use in the yosys RTL synthesis framework.

Andra paket besläktade med yosys-abc

  • beror
  • rekommenderar
  • föreslår
  • enhances

Hämta yosys-abc

Hämtningar för alla tillgängliga arkitekturer
Arkitektur Version Paketstorlek Installerad storlek Filer
ppc64el 0.33-5+b2 5.526,4 kbyte18.473,0 kbyte [filförteckning]