Package: covered-doc (0.7.10-3.1)

ferramenta de análise de cobertura de código Verilog - documentação

Covered é um utilitário de cobertura de código Verilog que lê um projeto Verilog e um arquivo dump VCD/LXT gerado a partir desse projeto e gera um arquivo de cobertura que pode ser mesclado com outros arquivos de cobertura ou usado para criar um relatório de cobertura. Covered também contém o utilitário gráfico (GUI) de relatório de cobertura que lê um arquivo de cobertura para permitir descoberta de cobertura interativa. Áreas de cobertura medidas pelo Covered são: cobertura de linha, interruptor, memória, lógica combinacional, estado da máquina finita de estados e transição de estados e asserção.

Este pacote contém a documentação.

Tags: Role: Documentation

This page is also available in the following languages (How to set the default document language):