Package: myhdl-cosimulation (0.10-2)

file per cosimulazione di MyHDL

MyHDL trasforma Python in un linguaggio per verificare e descrivere l'hardware, mettendo a disposizione degli ingegneri dell'hardware la potenza dell'ecosistema Python.

Python può poi essere utilizzato come un simulatore pilotato da eventi che usa intensamente decoratori Python per specificare cosa corrisponde a "processi" in Verilog / VHDL e ottenere in questo modo la concorrenza.

Questo pacchetto fornisce i sorgenti per le estensioni eseguibili dei moduli principali.

This page is also available in the following languages (How to set the default document language):