Пакет: verilator (4.038-1) [debports]

Връзки за verilator

Ресурси за Debian:

Доклади за грешки

Изтегляне на пакет-източник .

Няма съвпадения

Отговорници:

Външни препратки:

Начална страница [www.veripool.org]

Подобни пакети:

fast free Verilog simulator

Verilator is the fastest free Verilog HDL simulator, and beats many commercial simulators. It compiles synthesizable Verilog (not test-bench code!), plus some PSL, SystemVerilog and Synthesis assertions into C++ or SystemC code. It is designed for large projects where fast simulation performance is of primary concern, and is especially well suited to generate executable models of CPUs for embedded software design teams.

Други пакети, свързани с verilator

зависимости

препоръчани

предложени

enhances

dep: libc6.1 (>= 2.29)

GNU C Library: Shared libraries
също и виртуален пакет, предлаган от libc6.1-udeb

rec: libsystemc-dev

Development files for SystemC library

sug: gtkwave

VCD (Value Change Dump) file waveform viewer

Изтегляне на verilator

Изтегляне за всички налични архитектури
Архитектура	Големина на пакета	Големина след инсталиране	Файлове
alpha (неофициална архитектура)	4 195,0 кБ	20 285,0 кБ	[списък на файловете]