套件：gplcver（2.12a-2）

Verilog simulator

Cver is a full 1995 IEEE P1364 standard Verilog simulator. It also implements some of the 2001 P1364 standard features. All three PLI interfaces (tf_, acc_, and vpi_) are implemented as defined in the IEEE 2001 P1364 LRM.

標籤: 軟體開發: 需要一個額外的標籤, 直譯器, 領域: 電子學, 實做語言: implemented-in::c, role::program, Purpose: Simulating

本頁其他語言版本如下（如何設定預設文件語言）：