软件包：gplcver（2.12a-1.1 以及其他的）

Verilog simulator

Cver is a full 1995 IEEE P1364 standard Verilog simulator. It also implements some of the 2001 P1364 standard features. All three PLI interfaces (tf_, acc_, and vpi_) are implemented as defined in the IEEE 2001 P1364 LRM.

Homepage: http://www.pragmatic-c.com/gpl-cver

标签: 软件开发: 需要一个额外的标签, 解释器, 领域: 电子学, 实做语言: implemented-in::c, role::program, Purpose: 仿真

本页其他语言版本如下（如何设置默认文档语言）：