[ ソース: yosys ]
パッケージ: yosys (0.8-1)
Framework for Verilog RTL synthesis
This is a framework for Verilog RTL synthesis. It currently has extensive Verilog-2005 support and provides a basic set of synthesis algorithms for various application domains.
Yosys can be adapted to perform any synthesis job by combining the existing passes (algorithms) using synthesis scripts and adding additional passes as needed by extending the yosys C++ code base.
その他の yosys 関連パッケージ
|
|
|
|
-
- dep: berkeley-abc (>= 1.01+20161002hgeb6eca6+dfsg)
- ABC - A System for Sequential Synthesis and Verification
-
- dep: libc6 (>= 2.27)
- GNU C ライブラリ: 共有ライブラリ
以下のパッケージによって提供される仮想パッケージでもあります: libc6-udeb
-
- dep: libffi6 (>= 3.0.4)
- Foreign Function Interface ランタイムライブラリ
-
- dep: libgcc1 (>= 1:3.5)
- GCC 共有ライブラリ
-
- dep: libreadline7 (>= 6.0)
- GNU readline および history ライブラリ - ランタイムライブラリ
-
- dep: libstdc++6 (>= 5.2)
- GNU 標準 C++ ライブラリ v3
-
- dep: libtcl8.6 (>= 8.6.0)
- Tcl (Tool Command Language) v8.6 - ランタイムライブラリファイル
-
- dep: python3
- 対話式の高レベルオブジェクト指向言語 (デフォルト python3 バージョン)
-
- dep: xdot
- interactive viewer for Graphviz dot files