Paket: gplcver (2.12a-1.1 und andere)

Verilog-Simulator

Cver simuliert den Verilog-Standard IEEE-P1364-1995 vollständig und einige Merkmale des Standards P1364-2001. Alle drei PLI-Schnittstellen (tf_, acc_ und vpi_) sind gemäß der Beschreibung in IEEE 2001 P1364 LRM implementiert.

Homepage: http://www.pragmatic-c.com/gpl-cver

Markierungen: Software-Entwicklung: Benötige eine zusätzliche Markierung, Interpreter, Feld: Elektronik, Implementiert in: implemented-in::c, role::program, Zweck: Simulierung

Diese Seite gibt es auch in den folgenden Sprachen (Wie wird die Standardsprache eingestellt):